IBM _ AT ISA-Slot 16 Bit
Pin Bezeichnung Funktion
A1 /IOCHCK Damit wird der IO-Bus getestet und ein NMI (Non Maskable Interupt) bei einem Fehler erzeugt
A2-A9 D7 bis D0 Datenbits
A10 I/O-CHREDY Test auf Verfügbarkeit des I/O-Busses
A11 AEN Adress Enable (Kontrolle über den Bus liegt bei der CPU oder beim DMA-Controler
A12-A31 A19-A0 Adressleitungen
B2 RES DRV Resetsignal
B4,B21-B25 IRQ's Interupt Request 2-7
B6,B16,B18 DRQ's DMA Request 1-3
B11 MEMW Daten in den Speicher schreiben
B12 MEMR Daten aus dem Speicher lesen
B13 IOW Daten in einen I/O Port schreiben
B14 IOR Datten aus einem I/O Port lesen
B15,B17,B26 DACK 1-3 DMA Acknowledge / Bestätigungssignal
B19 REFRESH RAM Refresh
B20 CLK Systemtakt
B27 T/C Terminal Count / signalisiert das Ende eines DMA-Transfers
B28 ALE Adress Latch Enable Trennung von Adressen und Daten
B30 OSC Oszillatortakt 14,31818 MHZ für den Timer 8253
C1 SBHE Systenbus high enable Signal für 16 Bit Daten
C2-C8 A23-A17 Adressleitung 17 bis 23
C9 MEMR Daten aus dem Speicher lesen
C10 MEMW Daten in den Speicher schreiben
C11-C18 D8-D15 Datenleitungen 8 bis 15
D1 MEM CS 16 Memory Chip Select (8/16-Bit Umschaltung)
D2 I/O CS 16 I/O Karte mit 8/16-Bit Übertragung
D3-D7 IRQ 10-12/15,14 Interuptrequest 10 bis 12, 14 und 15
D8 DACK0 DMA Acknowledge 0 (Bestätigungssignal)
D9 DRQ 0 DMA Request 0
D10 DACK 5 DMA Acknowledge 5 (Bestätigungssignal)
D11 DRQ 5 DMA Request 5
D12 DACK6 DMA Acknowledge 6 (Bestätigungssignal)
D13 DRQ 6 DMA Request 6
D14 DACK 7 DMA Acknowledge 7 (Bestätigungssignal)
D15 DRQ 7 DMA Request 7
D16 + 5 Volt
D17 Master Busmastersignal
D18 GND Ground